【轉載】碳納米管可造芯片,MIT研究登Nature,能運行hello world

互聯網新技術新應用動態2019-09-15 02:17:06

機器之心報道

機器之心編輯部
隨着摩爾定律的終結,人們一直在探索芯片研發的全新方向,其中一個方向便是用碳納米管取代硅。然而,由於純度、工藝要求過高,現在的碳納米管還無法用來製作芯片處理器。但近日,MIT 團隊提出了一種新的碳納米管芯片製造技術,可以將純度要求降低 4 個數量級,而且製造出的碳納米管芯片可以運行「Hello World」程序。


經過多年的努力,MIT 研究者克服了芯片設計與製造的眾多挑戰,用碳納米管構建了一個現代微處理器。這種微處理器比傳統的硅類芯片更快、能源效率更高。


該研究近日還登上了《Nature》,它可以使用傳統硅芯片的製造工藝,代表了碳納米管微處理器邁向更加實用的方向。
論文鏈接:https://www.nature.com/articles/s41586-019-1493-8


圖注:貼合了碳納米管的晶片,每個晶片有 32 塊芯片。


硅晶體管已經在計算機工業領域運行了數十年,它是在 1 和 0 之間做切換的關鍵微處理器組件,而這種切換就代表着計算力。正如摩爾定律所預測的那樣,業界每隔幾年就能縮小晶體管的大小,並將更多的晶體管集成到芯片上,從而滿足處理日益增長的計算需求。但很多專家預測,晶體管的大小將停止縮小,並將變得越來越低效。


製造碳納米管場效應晶體管(CNFET)已成為下一代計算機的主要目標。研究表明,與硅相比,CNFET 可以將能源效率提高 10 倍左右,速度也更快。但是,當大規模生產時,碳晶體管往往有許多影響性能的缺陷,因此仍然很難在現實中使用。


MIT 設計的這款碳納米芯片是一個帶有 14,000 個 CNFET 的 16 比特微處理器,在一定程度上克服了上述缺陷,可以完成與商用微處理器相同的任務。他們刊登在《Nature》上的論文詳細解釋了該微處理器的設計,還包含 70 多頁的製作工藝細節。

該微處理器主要基於 RISC-V 開源芯片架構,該架構具有一組微處理器可以執行的指令。研究者構建的微處理器能準確地執行整套指令,還嘗試執行了經典的「Hello World!」程序,即打印出「Hello, World! I am RV16XNano, made from CNTs」。

圖 1:RV16X-NANO 的示意圖,其中 a 為製備 RV16X-NANO 芯片的圖像,b 為按比例渲染的 RV16X-NANO 三維物理佈局。


既然純度達不到,不如設法降低「雜質」的影響


該微處理器以 Shulaker 等研究者六年前設計的上一個版本為基礎,那個版本只有 178 個 CNFET,運行在單個數據比特上。從那時起,Shulaker 和他在 MIT 的同事就開始着手解決生產該處理器所面臨的三大挑戰:材料缺陷、工藝缺陷和功能性問題。


多年來,碳納米管固有的缺陷一直是該領域的一大「禍根」,Shulaker 表示。理想情況下,CNFET 需要半導體屬性來實現電導性的開關。但不可避免的是,材料中總是會存在一些雜質,即一小部分碳納米管是金屬性的,會減慢或阻止納米管電導性的開關。為了克服這些問題,碳納米管的純度要達到 99.999999%,而在今天這是幾乎不可能實現的。


既然純度難以達到,研究者索性另闢蹊徑,思考如何減弱或消除這些金屬性碳納米管的影響。他們提出了一項名為 DREAM(designing resiliency against metallic CNTs(對抗金屬性碳納米管的設計彈性))的技術,該技術以某種方式處理金屬性的碳納米管,消除其對計算的影響。採用這種技術,他們將碳納米晶片的純度要求降低了 4 個數量級(即 10,000 倍),也就是説,純度只需達到 99.99% 即可,而現在的技術是可以做到這一點的。


設計電路需要連接在晶體管上的不同邏輯門組成的庫,這些邏輯門可以組合在一起,創建加法器和乘法器等,就像將字母組合成單詞一樣。研究者發現,這些金屬性的碳納米管對這些邏輯門的不同配對有着不同的影響。例如,A 門的一個金屬性碳納米管可能會破壞 A 和 B 之間的連接。但 B 門中的幾個金屬性碳納米管可能對上述連接沒有任何影響。


在芯片設計中,有很多用代碼模擬電路的方法。研究人員通過模擬找出了對於所有金屬性碳納米管魯棒/不魯棒的不同門組合。然後,他們定製了一個芯片設計程序來自動學習如何將金屬性碳納米管的影響降到最低。在設計芯片時,程序只需要利用那些魯棒的組合即可。


製作工藝


CNFET 的製造過程如下:首先,將溶液中的碳納米管放在預先設計好的架構的晶片上。然而,一些碳納米管不可避免地會隨機聚集在一起,形成一個巨大的團塊,就像一團意大利麪,這會導致芯片污染。


為了清理這種污染,研究者發明了一種名為 RINSE 的方法,即「通過選擇性剝離的方法移除生長的碳納米管」。在將碳納米管放在晶片上之前,晶片會被預處理,塗抹一種試劑,用於加強碳納米管的貼附能力。然後,晶片會被包裹一種特定的聚合物,然後浸入一種溶劑中。這種溶劑可以洗刷掉聚合物,只帶走大的團塊。單個的碳納米管則不受影響。與類似方法相比,這種技術可以將芯片上的顆粒密度降低 250 倍。


圖注:五層芯片的製造過程。


最後,研究者解決了 CNFET 上常見的功能性問題。二進制計算需要兩種晶體管:「N」在 1 比特經過時打開,0 比特經過時關閉;「P」則正好相反。一般來説,製造這兩種碳納米管是有挑戰性的,得到的晶體管性能有好有壞。為了解決這個問題,研究者開發了一種名為 MIXED 的技術,即「金屬表面工程與靜電摻雜交叉」,可以精準地調整、優化晶體管的功能。


這項技術是這樣實現的:研究者給每個晶體管附上一種特定的金屬,如鉑或鈦,從而將晶體管修改為 P 或 N 的類型。然後,他們將 CNFET 使用原子層沉澱(atomic-layer deposition)的方法包裹在一種氧化物中,使得他們能夠根據特定的應用調整晶體管的特性。比如説,服務器上需要的晶體管必須運算速度很快,當然也會很耗能。但是可穿戴或醫療植入設備上,需要使用運行速度較慢、低功耗的晶體管。


這一做法的主要目標是使得芯片能夠進入現實應用中。為此,研究者現在已經開始將這些製造工藝應用在硅芯片製造廠中。這項研究是由美國國防高級研究計劃局(DARPA)資助的。雖然沒有人能説清碳納米芯片的上市時間,但 Shulaker 表示,這可能在五年內就會實現。


「我們覺得這已經不是可能不可能的問題,而是什麼時候實現的問題。」他説。


論文合著作者 Max M. Shulaker 説:「這是目前為止最為先進的芯片,它利用了新興的納米技術,並且在性能和能耗上都有非常傑出的表現。硅是有限制的,如果我們希望繼續在計算領域取得進步,那麼碳納米管就是最有希望克服硅材料限制的方法。這篇 Nature 論文完全改變了我們使用碳納米管制造芯片的技術。」


向摩爾定律發起最後的衝擊


在提升製程的道路上,新的工藝已經舉步維艱,使用新的芯片材料或許是未來的正確發展方向。幾天前台積電在 HotChips 大會上也發表了類似的觀點。



「毋庸置疑,摩爾定律依然有效且狀況良好,它沒有死掉、沒有減緩、也沒有帶病。」台積電研發負責人、技術研究副總經理黃漢森(Philip Wong)在 HotChips 大會的專題演講中表示。


台積電認為,關於未來的技術路線,像碳納米管(1.2nm 尺度)、二維層狀材料等新方向可以將晶體管變得速度更快、尺寸更小;同時,相變內存(PRAM)、旋轉力矩轉移隨機存取內存(STT-RAM)等會直接和處理器封裝在一起,縮小體積,加快數據傳遞速度;此外還有 3D 堆疊封裝技術。


台積電甚至預測在 2050 年,晶體管會進入氫原子尺度,即 0.1nm。


參考鏈接:

https://spectrum.ieee.org/nanoclast/semiconductors/processors/modern-microprocessor-built-using-carbon-nanotubes

http://news.mit.edu/2019/carbon-nanotubes-microprocessor-0828


https://hk.wxwenku.com/d/201381698