T265 光模塊中的邏輯電平及互聯, ECL/PECL/CML/TTL

光通信女人2018-12-29 10:41:17

     這個工作量比較大,上週在解釋一個電平標準輸入輸出時,找到了9年前整理的筆記,還是繁體字呢。  花了兩天時間把它轉換為簡體。


    先來引言,光模塊有光的部分,也有電路。



上彙總表,後面有一一解釋

      標準看着有點複雜,先來解釋輸入和輸出為何不同


接下來是我9年前的那份筆記:



簡介

數字集成電路具有體積小、重量輕、可靠性高、壽命長、功耗小、成本低和工作速度高等優點,因此它在現代電路設計中得到了廣泛應用。目前數字集成電路種類繁多,功能各異。不同類型的集成電路在串接時,如果邏輯電平不兼容,並且考慮到負載能力的限制,中間需要串入接口電路,否則將引起邏輯混亂,或者損壞集成芯片。


現在常用的電平標準有TTL (Transistor-Transistor Logic)

LVTTL( Low-Voltage TTL)

CMOS(ComplementaryMetal Oxide Semiconductor  PMOS+NMOS)

LVCMOS(Low-Voltage CMOS)

ECL (EmitterCoupled Logic)

PECL(Pseudo/PositiveECL)

LVPECL(Low-Voltage PECL),

LVDSLow-Voltage Differential Signals)、

CMLCurrent Mode Logic)、GTL(gunning transceiver logic)

PGTL/GTL+(gunning transceiver logic plus)等,



各電平界面的特點及互連


1  TTL/LVTTL

TTL是目前雙極型數字集成電路中用得最多的一種。它具有比較快的開關速度(ns)、比較強的抗干擾能力以及足夠大的輸出幅度,並且帶負載能力也比較強(mA級),所以得到了最為廣泛的應用。

其中TTL邏輯電平按典型電壓可分為四類:5V系列,3.3V系列,2.5V系列和1.8V系列。3.3V及以下系列通常稱為LVTTL


1  TTL輸入輸出結構



2           CMOS/LVCMOS

PMOS管和NMOS管構成的的互補(ComplementaryMOS集成電路,簡稱CMOS.CMOS電路由於其靜態功耗極低,工作速度較高,抗干擾能力強,故被廣泛採用。

CMOS邏輯電平按典型電壓可分為四類:5V系列,3.3V系列,2.5V系列和1.8V系列。3.3V及以下系列通常稱為LVCMOS

 

 


2 CMOS輸入輸出結構

 

3   ECL/PECL/LVPECL

(P)ECL是高速領域內一種十分重要的邏輯電路,它的優良特性使它廣泛應用於高速計算機、高速計數器、數字通信系統、雷達、測量儀器和頻率合成器等方面。


3.1  ECL電平



3.1  ECL典型輸入輸出接口電路

ECL電路的最大特點是其基本門電路工作在非飽和狀態,因此ECL又稱為非飽和性邏輯。也正因為如此,ECL電路的最大優點是具有相當高的速度。這種電路的平均延遲時間可達幾個ns數量級甚至更少。傳統的ECLVCC為零電壓,VEE-5.2 V電源,VOH=VCC-0.9V=-0.9 VVOL=VCC-1.7 V=-1.7 V,所以ECL電路的邏輯擺幅較小(僅約0.8 V)。當電路從一種狀態過渡到另一種狀態時,對寄生電容的充放電時間將減少,這也是ECL電路具有高開關速度的重要原因。另外,ECL電路是由一個差分對管和一對射隨器組成的,所以輸入阻抗大,輸出阻抗小,驅動能力強,信號檢測能力高,差分輸出,抗共模干擾能力強;但是由於單元門的開關管對是輪流導通的,對整個電路來講沒有“截止”狀態,所以電路的功耗較大。


 

3.2  PECL

PCEL 是有ECL標準發展而來,在PECL電路中省去了負電源,較ECL 電路更方便使用。

3.2.1  PECL接口輸出結構

PECL 電路的輸出結構如圖3.2 所示,包含一個差分對和一對射隨器。輸出射隨器工作在正電源範圍內,其電流始終存在,這樣有利於提高開關速度。標準的輸出負載是接50Ω至VCC-2V的電平上,如圖3.2中所示,在這種負載條件下,OUT+OUT-的靜態電平典型值為VCC-1.3VOUT+OUT-輸出電流為14mAPECL 結構的輸出阻抗很低,典型值為4~ 5 Ω,這表明它有很強的驅動能力,但當負載與PECL 的輸出端之間有一段傳輸線時,低的阻抗造成的失配將導致信號時域波形的振鈴現象。


3.2  PECL接口的輸出結構

 

 

3.2.2  PECL接口輸入結構

 

PECL 輸入結構如圖3.3所示,它是一個具有高輸入阻抗的差分對。該差分對共模輸入電壓需偏置到VCC-1.3V,這樣允許的輸入信號電平動態最大。MAXIM 公司的PECL 接口有兩種形式的輸入結構,一種是在芯片上已加有偏置電路,另一種則需要外加直流偏置。

 


3.3  PECL輸入結構

 

5V3.3V供電系統中,PECL接口均適用,3.3V供電系統中的PECL常被稱作低壓PECL,簡寫為LVPECL.在使用PECL 電路時要注意加電源去耦電路,以免受噪聲的干擾,同時輸出採用交流還是直流耦合對負載網絡的形式將會提出不同的需求。


3.2.3  PECLPECL的連接

PECL PECL 的連接分直流耦合和交流耦合兩種形式,下面分別介紹:

a)直流耦合情況

PECL 負載一般考慮是通過50Ω接到Vcc-2V 的電源上,一般該電源是不存在的,因此通常的做法是利用電阻分壓網絡做等效電路,如圖3.4 中所示,該等效電路應滿足如下方程:



3.4 戴維寧等效電路形式

該等效方程的關鍵在於其輸入電流和直流準位要一致,上述兩方程就是根據輸入電流和直流準位一致的關係列出來的.

3.3V 供電時,電阻按5%的精度選取,R1 130ΩR2 82Ω。而在5V 供電時,R182ΩR2 130Ω。下圖給出了這兩種供電情況時的詳細電路。



3.5  PECL電路間直流耦合

 

b) 交流耦合情況

PECL 在交流耦合輸出到50Ω的終端負載時,要考慮PECL 的輸出端加一直流偏置電阻,如圖所示。



3.6 PECL電路間交流耦合

PECL 的輸出共模電壓需固定在Vcc-1.3V,在選擇直流偏置電阻時僅需該電阻能夠提供14mA 到地的通路,這樣R1=Vcc-1.3V/14mA。在3.3V 供電時,R1=142Ω5V 供電時,R1=270Ω。然而這種方式給出的交流負載阻抗低於50Ω,在實際應用中,3.3V 供電時,R1 可以從142Ω200Ω之間選取,5V 供電時,R1 可以從270Ω350Ω之間選取,原則是讓輸出波形達到最佳。

PECL 交流耦合另外有兩種改進結構,一種是在信號通路上串接一個電阻,從而可以增大交流負載阻抗使之接近50Ω;另一種方式是在直流偏置信道上串接電感,以減少該偏置通道影響交流阻抗。

3.6R1R2 的選擇應考慮如下幾點:(1PECL 輸入直流偏壓應固定在Vcc-1.3V;(2)輸入阻抗應等於傳輸線阻抗;(3)低功耗;(4)外圍器件少。最常用的就是圖3.6 中的兩種。在圖3.6a)中,R1 R2 的選擇應滿足下面方程組:

     

3.6a)有一個缺點就是它的功耗較大,當對功耗有要求時,可以採用圖3.6b)所示的結構,在這種情況下,R2 R3 需滿足如下方程組:

      

 

 

 

4  LVDS

LVDSLow Voltage Differential Signal)即低電壓差分信號,LVDS接口又稱RS644總線接口,是20世紀90年代才出現的一種數據傳輸和接口技術.

LVDS 的典型應用方式是低壓差分信號點到點的傳輸,該方式有三大優點,從而使得它更具有吸引力。

A) LVDS 傳輸的信號擺幅小,從而功耗低,一般差分在線電流不超過4mA,負載阻抗為100Ω。這一特徵使它適合做並行數據傳輸。

B) LVDS 信號擺幅小,從而使得該結構可以在2.4V 的低電壓下工作。

C) LVDS 輸入單端信號電壓可以從0V 2.4V 變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V 2.2V範圍內變化,也就是説LVDS 允許收發兩端地電勢有±1V的落差。

4.1  LVDS接口輸出結構

MAXIM 公司LVDS 輸出結構在低功耗和速度方面做了優化,電路如圖4.1 所示。電路差分輸出阻抗為100Ω。


4.1  LVDS輸出結構

 

4.2  LVDS接口輸入結構

LVDS 輸入結構如圖4.2 所示,輸入差分阻抗為100Ω,為適應共模電壓寬範圍內的變化,

輸入級還包括一個自動電平調整電路,該電路將共模電壓調整為一固定值,該電路後面是一

SCHMITT觸發器。SCHMITT 觸發器為防止不穩定,設計有一定的回滯特性,SCHIMTT 後級是差分放大器。



4.2 LVDS輸入結構

 

4.3. LVDSLVDS的連接

因為LVDS 的輸入與輸出都是內匹配的,所以LVDS 間的連接可以如圖12 中那樣直接連接。



4.3  LVDS間連接

 

 

 

5  CML

CML 是所有高速數據接口形式中最簡單的一種,它的輸入與輸出是匹配好的,從而減少了外圍器件,也更適合於在高的頻段工作。它所提供的信號擺幅較小,從而功耗更低。


5.1 CML接口輸出結構

CML 接口的輸出電路形式是一個差分對,該差分對的集電極電阻為50Ω,如圖5.1中所示,輸出信號的高低電平切換是靠共發射極差分對的開關控制的,差分對的發射極到地的恆流源典型值為16mA,假定CML 輸出負載為一50Ω上拉電阻,則單端CML 輸出信號的擺幅為Vcc~Vcc-0.4V。在這種情況下,差分輸出信號擺幅為800mV,共模電壓為Vcc-0.2V。若CML

輸出採用交流耦合至50Ω負載,這時的直流阻抗有集電極電阻決定,為50Ω,CML 輸出共模

電壓變為Vcc-0.4V,差分信號擺幅仍為800mV。在交流和直流耦合情況下輸出波形見圖5.2

但它也有些不足,即由於自身驅動能力有限,CML更適於芯片間較短距離的連接,而且CML接口實現方式不同用户間差異較大,所以現有器件提供CML接口的數目還不是非常多。

 


    圖5.1 CML輸出結構                    5.2 CML在不同負載下的輸出波形



5.2  CML接口輸入結構

CML 輸入結構有幾個重要特點,這也使它在高速數據傳輸中成為常用的方式,如圖5 所示,MAXIM 公司的CML 輸入阻抗為50Ω,容易使用。輸入晶體管作為射隨器,後面驅動一差分放大器。



5.3 CML輸入結構

 

5.3  CMLCML的連接

CML CML 之間連接分兩種情況,當收發兩端的器件使用相同的電源時,CML CML 可以採用直流耦合方式,這時不需加任何器件;當收發兩端器件採用不同電源時,一般要考慮交流耦合,如圖5.4 中所示,注意這時選用的耦合電容要足夠大,以避免在較長連0 或連1 情況出現時,接收端差分電壓變小。

耦合電容的計算,祥見附錄1



5.4  CMLCML之間的連接

各種邏輯電平之間的互連

  電平在互連時,首先要考慮的就是它們的電平大小和電平擺幅各不一樣,必須使輸出電平經過中間的電阻轉換網絡後落在輸入電平的有效範圍內。各種高速電平的擺幅比較如圖6.1所示。


6.1  各種高速電平的偏置擺幅比較

 

6.1    TTLCMOS的連接


            圖6.2  TTLCMOS的連接


由於 TTL電路輸出高電平的規範值為2.4V,在電源電壓為5V時,CMOS電路輸入高電平VIH - 3.5V。這樣就造成了,TTLCMOS電路接口上的困難。解決的辦法是在TTL電路輸出端與電源之間接一上拉電阻R,如圖6.2所示。電阻R的取值由TTL的高電平輸出漏電流IOH來決定,不同系列的TL應選用不同的R值。

如果 CM OS電路的電源電壓高於TL電路的電源電壓,可採用圖6.2(b)的接法。至於CMOS電路的電源電壓可在5-15V範圍內任意選定。



6.2 CMOSTTL的連接

關於 CM OSTL的接口,由於TL電路輸入短路電流較大,就要求CMOS電路在VOL0.5V時能給出足夠的驅動電流,因此可以使用CC4049,CC4050IC作為接口器件。如圖6.3所示


6.3 CMOS   TTL的連接



6.3  TTLECL的連接

6.4 ,圖6.5VCC=5V 使用一顆電平轉換芯片 CE10109來實現TTLECL轉換的其中一種電路


6.4 TTLECL的連接

 

6.4  ECLTTL的連接



6.5 ECLTTL的連接


6.5  LVPECLCML的連接

6.5.1 交流耦合情況

LVDSCML的一種連接方式就是交流耦合方式,如圖6.6 所示。在LVPECL的兩個輸出端各加一個到地的偏置電阻,電阻值選取範圍可以從142Ω到200Ω。如果LVPECL 的輸出信號擺幅大於CML 的接收範圍,可以在信號信道上串一個25Ω的電阻,這時CML 輸入端的電壓擺幅變為原來的0.67 倍。



6.6  LVPECLCML的交流耦合連接方式


6.5.2 直流耦合情況

LVPECL CML 的直流耦合連接方式中需要一個電平轉換網絡,如圖6.7中所示。該電平轉換網絡的作用是匹配LVPECL 的輸出與CML的輸入共模電壓。一般要求該電平轉換網絡引入的損耗要小,以保證LVPECL 的輸出經過衰減後仍能滿足CML 輸入靈敏度的要求;另外還要求自LVPECL端看到的負載阻抗近似為50Ω。下面以LVPECL驅動MAX3875 CML 輸入為例説明該電平轉換網絡。


6.7  LVPECLCMLMAX3875)間直流耦合時電阻網絡


下面是該電阻網絡必須滿足的方程:



注:假定LVPECL的最小差分輸出擺幅為400mV,而MAX3875的輸入靈敏度為50mV,這樣電阻網絡的最小增益必須大於

50mV/400mV=0.125

求解上面的方程組,我們得到R1=182Ω,R2=82Ω,R3=290Ω,VA=1.35VVB=3.11V

Gain=0.147Zin=49Ω。把LVPECL輸出與MAX3875 輸入連接好,實測得:VA=2VVB=3.13V

LVPECL MAX3875 的直流耦合結構如圖6.8所示,對於其他的CML 輸入,最小共模電壓

和靈敏度可能不同,讀者可根據上面的考慮計算所需的電阻值。



6.8  LVPECLCMLMAX3875)的直流耦合結構


6.6    CMLLVPECL的連接


6.9 給出了CML LVPECL 三種交流耦合解決方案。

 

6.9  CMLLVPECL的交流耦合結構



6.7  LVPECLLVDS的連接

6.7.1 直流耦合情況

LVPECLLVDS 的直流耦合結構需要一個電阻網絡,如圖6.10中所示,設計該網絡時有這樣幾點必須考慮:首先,我們知道當負載是50Ω接到Vcc-2V 時,LVPECL 的輸出性能是最優的,因此我們考慮該電阻網絡應該與最優負載等效;然後我們還要考慮該電阻網絡引入的衰減不應太大,LVPECL 輸出信號經衰減後仍能落在LVDS 的有效輸入範圍內。注意LVDS 的輸入差分阻抗為100Ω,或者每個單端到虛擬地為50Ω,該阻抗不提供直流通路,這裏意味着LVDS

輸入交流阻抗與直流阻抗不等。LVPECL LVDS 的直流耦合所需的電阻網絡需滿足下面方程組:


6.10  LVPECLLVDS的直流耦合結構

考慮Vcc=3.3V 情況,解上面的方程組得到:R1=182Ω,R2=48Ω,R3=48Ω,VA=1.14VRAC=51.8Ω,RDC=62.8Ω,Gain=0.337。電路連接好,實測得VA=2.1VVB=1.06V。假定LVPECL單端最小輸出電壓為300mV,在LVDS 的輸入端可達到100mV,能夠滿足其靈敏度要求。考慮信號較大時,如果LVPECL 的最大輸出為1VLVDS 的單端輸入電壓則為337mV,同樣可以滿足指標要求。


6.7.2 交流耦合情況

LVPECL LVDS 的交流耦合結構如圖6.11 所示,LVPECL 的輸出端到地需加直流偏置電阻(142Ω到200Ω),同時信號信道上一定要串接50Ω電阻,以提供一定衰減。LVDS 的輸入端到地需加5KΩ電阻,以提供近似0.86V 的共模電壓。


6.11  LVPECLLVDS的交流耦合結構


6.8  LVDSLVPECL的連接

6.8.1. 直流耦合情況

LVDSLVPECL 的直流耦合結構中需要加一個電阻網絡,如圖6.12所示,該電阻網絡完成直流電平的轉換。LVDS輸出電平為1.2VLVPECL的輸入電平為Vcc-1.3VLVDS 的輸出是以地為基準,而LVPECL 的輸入是以電源為基準,這要求考慮電阻網絡時應注意LVDS 的輸出電位不應對供電電源敏感;另一個問題是需要在功耗和速度方面折中考慮,如果電阻值取的較小,可以允許電路在更高的速度下工作,但功耗較大,LVDS 的輸出性能容易受電源的波動影響;還有一個問題就是要考慮電阻網絡與傳輸線的匹配。電阻值可以通過下面的方程導出。


16.12  LVDSLVPECL的直流耦合結構

Vcc 電壓為3.3V 時,解上面的方程得:R1=374Ω,R2=249Ω,R3=402Ω,VA=1.2VVB=2.0VRIN=49Ω,Gain=0.62LVDS 的最小差分輸出信號擺幅為500mV,在上面結構中加到LVPECL 輸入端的信號擺幅變為310mV,該幅度低於LVPECL 的輸入標準,但對於絕大多數MAXIM 公司的LVPECL 電路來説,該信號幅度是足夠的,原因是MAXIM 公司LVPECL 輸入端有較高的增益。在實際應用中,讀者可根據器件的實際性能作出自己的判斷。

6.8.2 交流耦合情況

LVDS LVPECL 的交流耦合結構較為簡單,圖6.13 給出了兩個例子。


6.13  LVDSLVPECL的交流耦合結構



6.9  CMLLVDS間互連

一般情況下,在光傳輸系統中沒有CMLLVDS 的互連問題,因為LVDS 通常用作並聯數據的傳輸,數據速率為155MHz622MHz1.25GHz,而CML 常用來做串行數據的傳輸,數據速率為2.5GHz 10GHz。不管怎樣,作為特殊情況,在這裏給出了它們間互連的交流解決方案,如圖6.14 和圖6.15。需注意CML 的輸出信號擺幅應落在LVDS 的有效工作範圍內。


6.14  LVDSCML的交流耦合結構



6.15  CMLLVDS的交流耦合結構

 

 

 


附錄1

如何選擇交流耦合電容

當利用交流耦合結構時,耦合電容的選取應特別小心,該電容與負載阻抗一起構成高通濾波結構,非歸零的連0 或連1 出現時,電容會造成接收端電壓下降,過零點偏移,通過下面的圖1可以很好地理解這一點。

 


交流耦合造成低頻分量損失,過零點漂移

為防止連零和連1 序列造成負載電壓有較大下降,我們可以把耦合電容與負載組成的高通網絡的3dB 轉角頻率降低,下面主要從時域對此進行分析,我們知道一級高通RC 網絡的時域響應為:


NRZ 數據信號經過電容耦合至50Ω的負載上,信號這時的擺動則以0 為基準。我們把信號幅度以VP-P 進行歸一化處理,電壓幅度歸一化為±0.5VP-P。假定負載最初充電電壓為V0+=0.5VP-P,最終電壓為V=0。τ為HPF 的時常數,則經過一段時間t 後,負載電壓下降ΔV為:



如允許在時間t 時,功率下降0.25dB,則ΔV/ VP-P = 6%



如果我們定義TB為數據每比特週期,NCID為最大容許的連零或連1 數目,負載阻抗R=50Ω,C 為耦合電容,則t=NCID·TB,τ=R·CC 可通過下面式子估算:


我們以2.488Gbps 的系統為例,TB = 400psNCID = 100bit,通過計算得C =6.2nF。下面計算該電容造成的過零點偏移大小:



tr在這裏指NRZ 信號幅度從20%80%的上升時間,一般可通過下式估算:


BW 指系統帶寬,通常為0.6~1 倍數據速率,對於2.5Gbps 系統,如果取tr=120psC=6.2nF,計算得LFPDJ等於13ps,如果把C 增加到100nF,這時LFPDJ將小於1ps,可以忽略不計。

 

 


 附錄2

RS-232RS-422RS-485標準及應用

一、RS-232RS-422RS-485的由來

RS-232RS-422RS-485都是串行數據接口標準,最初都是由電子工業協會(EIA)制訂併發布的,RS-2321962年發佈,命名為EIA-232-E,作為工業標準,以保證不同廠家產品之間的兼容。RS-422RS-232發展而來,它是為彌補RS-232之不足而提出的。為改進RS-232通信距離短、速率低的缺點,RS-422定義了一種平衡通信接口,將傳輸速率提高到10Mb/s,傳輸距離延長到4000英尺(速率低於100kb/s時),並允許在一條平衡總線上連接最多10個接收器。RS-422是一種單機發送、多機接收的單向、平衡傳輸規範,被命名為TIA/EIA-422-A標準。為擴展應用範圍,EIA又於1983年在RS-422基礎上制定了RS-485標準,增加了多點、雙向通信能力,即允許多個發送器連接到同一條總線上,同時增加了發送器的驅動能力和衝突保護特性,擴展了總線共模範圍,後命名為TIA/EIA-485-A標準。由於EIA提出的建議標準都是以“RS”作為前綴,所以在通訊工業領域,仍然習慣將上述標準以RS作前綴稱謂。

RS-232RS-422RS-485標準只對接口的電氣特性做出規定,而不涉及接插件、電纜或協議,在此基礎上用户可以建立自己的高層通信協議。因此在視頻界的應用,許多廠家都建立了一套高層通信協議,或公開或廠家獨家使用。如錄像機廠家中的Sony與松下對錄像機的RS-422控制協議是有差異的,視頻服務器上的控制協議則更多了,如LouthOdetis協定是公開的,而ProLINK則是基於Profile上的。

 

二、RS-232串行接口標準

 目前RS-232PC機與通信工業中應用最廣泛的一種串行界面。RS-232被定義為一種在低速率串行通訊中增加通訊距離的單端標準。RS-232採取不平衡傳輸方式,即所謂單端通訊

1

 收、發端的數據信號是相對於信號地,如從DTE設備發出的數據在使用DB25連接器時是2腳相對7腳(信號地)的電平,DB25各引腳定義參見圖1。典型的RS-232信號在正負電平之間擺動,在發送數據時,發送端驅動器輸出正電平在+5+15V,負電平在-5-15V電平。當無數據傳輸時,在線為TTL,從開始傳送數據到結束,在線電平從TTL電平到RS-232電平再返回TTL電平。接收器典型的工作電平在+3+12V-3-12V。由於發送電平與接收電平的差僅為2V3V左右,所以其共模抑制能力差,再加上雙絞線上的分佈電容,其傳送距離最大為約15米,最高速率為20kb/sRS-232是為點對點(即只用一對收、發設備)通訊而設計的,其驅動器負載為37kΩ。所以RS-232適合本地設備之間的通信。其有關電氣參數參見表11

三、RS-422RS-485串行接口標準

1.平衡傳輸

RS-422RS-485RS-232不一樣,數據信號採用差分傳輸方式,也稱作平衡傳輸,它使用一對雙絞線,將其中一線定義為A,另一線定義為B,如圖2

 

2

通常情況下,發送驅動器AB之間的正電平在+2+6V,是一個邏輯狀態,負電平在-26V,是另一個邏輯狀態。另有一個信號地C,在RS-485中還有一“使能”端,而在RS-422中這是可用可不用的。“使能”端是用於控制發送驅動器與傳輸線的切斷與連接。當“使能”端起作用時,發送驅動器處於高阻狀態,稱作“第三態”,即它是有別於邏輯“1”與“0”的第三態。

 接收器也作與發送端相對的規定,收、發端通過平衡雙絞線將AABB對應相連,當在收端AB之間有大於+200mV的電平時,輸出正邏輯電平,小於-200mV時,輸出負邏輯電平。接收器接收平衡在線的電平範圍通常在200mV6V之間。參見圖3


3

2RS-422電氣規定

RS-422標準全稱是“平衡電壓數字接口電路的電氣特性”,它定義了接口電路的特性。圖5是典型的RS-422四線界面。實際上還有一根信號地線,共5根線。圖4是其DB9連接器引腳定義。由於接收器採用高輸入阻抗和發送驅動器比RS232更強的驅動能力,故允許在相同傳輸在線連接多個接收節點,最多可接10個節點。即一個主設備(Master),其餘為從設備(Salve),從設備之間不能通信,所以RS-422支持點對多的雙向通信。接收器輸入阻抗為4k,故發端最大負載能力是10×4k+100Ω(終接電阻)。RS-422四線接口由於採用單獨的發送和接收通道,因此不必控制數據方向,各裝置之間任何必須的信號交換均可以按軟件方式(XON/XOFF握手)或硬件方式(一對單獨的雙絞線)。

     

      4                                5

 

RS-422的最大傳輸距離為4000英尺(約1219米),最大傳輸速率為10Mb/s。其平衡雙絞線的長度與傳輸速率成反比,在100kb/s速率以下,才可能達到最大傳輸距離。只有在很短的距離下才能獲得最高速率傳輸。一般100米長的雙絞線上所能獲得的最大傳輸速率僅為1Mb/s

RS-422需要一終接電阻,要求其阻值約等於傳輸電纜的特性阻抗。在矩距離傳輸時可不需終接電阻,即一般在300米以下不需終接電阻。終接電阻接在傳輸電纜的最遠程。

RS-422有關電氣參數見表1

3RS-485電氣規定

 由於RS-485是從RS-422基礎上發展而來的,所以RS-485許多電氣規定與RS-422相仿。如都採用平衡傳輸方式、都需要在傳輸在線接終接電阻等。RS-485可以採用二線與四線方式,二線制可實現真正的多點雙向通信,參見

6


6

 

 而採用四線連接時,與RS-422一樣只能實現點對多的通信,即只能有一個主(Master)設備,其餘為從設備,但它比RS-422有改進,無論四線還是二線連接方式總線上可多接到32個設備。參見圖7


7

RS-485RS-422的不同還在於其共模輸出電壓是不同的,RS-485-7V+12V之間,而RS-422-7V+7V之間,RS-485接收器最小輸入阻抗為12k劍鳵S-4224k健;舊峽梢運礡S-485滿足所有RS-422的規範,所以RS-485的驅動器可以用在RS-422網絡中應用。

RS-485有關電氣規定參見表1

RS-485RS-422一樣,其最大傳輸距離約為1219米,最大傳輸速率為10Mb/s。平衡雙絞線的長度與傳輸速率成反比,在100kb/s速率以下,才可能使用規定最長的電纜長度。只有在很短的距離下才能獲得最高速率傳輸。一般100米長雙絞線最大傳輸速率僅為1Mb/s

RS-485需要2個終接電阻,其阻值要求等於傳輸電纜的特性阻抗。在矩距離傳輸時可不需終接電阻,即一般在300米以下不需終接電阻。終接電阻接在傳輸總線的兩端。

四、RS-422RS-485的網絡安裝注意要點

RS-422可支持10個節點,RS-485支持32個節點,因此多節點構成網絡。網絡拓撲一般採用終端匹配的總線型結構,不支持環形或星形網絡。在構建網絡時,應注意如下幾點:

1.採用一條雙絞線電纜作總線,將各個節點串接起來,從總線到每個節點的引出線長度應儘量短,以便使引出線中的反射信號對總線信號的影響最低。圖8所示為實際應用中常見的一些錯誤連接方式(ace)和正確的連接方式(bdf)。ace這三種網絡連接儘管不正確,在短距離、低速率仍可能正常工作,但隨着通信距離的延長或通信速率的提高,其不良影響會越來越嚴重,主要原因是信號在各支路末端反射後與原信號迭加,會造成信號質量下降。

2.應注意總線特性阻抗的連續性,在阻抗不連續點就會發生信號的反射。下列幾種情況易產生這種不連續性:總線的不同區段採用了不同電纜,或某一段總線上有過多收發器緊靠在一起安裝,再者是過長的分支線引出到總線。

總之,應該提供一條單一、連續的信號信道作為總線。


8

五、RS-422RS-485傳輸在線匹配的一些説明

 對RS-422RS-485總線網絡一般要使用終接電阻進行匹配。但在短距離與低速率下可以不用考慮終端匹配。那麼在什麼情況下不用考慮匹配呢?理論上,在每個接收數據信號的中點進行採樣時,只要反射信號在開始採樣時衰減到足夠低就可以不考慮匹配。但這在實際上難以掌握,美國MAXIM公司有篇文章提到一條經驗性的原則可以用來判斷在什麼樣的數據速率和電纜長度時需要進行匹配:當信號的轉換時間(上升或下降時間)超過電信號沿總線單向傳輸所需時間的3倍以上時就可以不加匹配。例如具有限斜率特性的RS-485接口MAX483輸出信號的上升或下降時間最小為250ns,典型雙絞線上的信號傳輸速率約為0.2m/ns24AWG PVC電纜),那麼只要數據速率在250kb/s以內、電纜長度不超過16米,採用MAX483作為RS-485接口時就可以不加終端匹配。

 一般終端匹配採用終接電阻方法,前文已有提及,RS-422在總線電纜的遠程並接電阻,RS-485則應在總線電纜的開始和末端都需並接終接電阻。終接電阻一般在RS-422網絡中取100Ω,在RS-485網絡中取120Ω。相當於電纜特性阻抗的電阻,因為大多數雙絞線電纜特性阻抗大約在100120Ω。這種匹配方法簡單有效,但有一個缺點,匹配電阻要消耗較大功率,對於功耗限制比較嚴格的系統不太適合。

 另外一種比較省電的匹配方式是RC匹配,如圖9。利用一隻電容C隔斷直流成分可以節省大部分功率。但電容C的取值是個難點,需要在功耗和匹配質量間進行折衷。

 還有一種採用二極管的匹配方法,如圖10。這種方案雖未實現真正的“匹配”,但它利用二極管的鉗位作用能迅速削弱反射信號,達到改善信號質量的目的。節能效果顯著。

    

      9                                     10

六、RS-422RS-485的接地問題

 電子系統接地是很重要的,但常常被忽視。接地處理不當往往會導致電子系統不能穩定工作甚至危及系統安全。RS-422RS-485傳輸網絡的接地同樣也是很重要的,因為接地系統不合理會影響整個網絡的穩定性,尤其是在工作環境比較惡劣和傳輸距離較遠的情況下,對於接地的要求更為嚴格。否則界面損壞率較高。很多情況下,連接RS-422RS-485通信鏈路時只是簡單地用一對雙絞線將各個接口的“A”、“B”端連接起來。而忽略了信號地的連接,這種連接方法在許多場合是能正常工作的,但卻埋下了很大的隱患,這有下面二個原因:

1.共模干擾問題:正如前文已述,RS-422RS-485接口均採用差分方式傳輸信號方式,並不需要相對於某個參照點來檢測信號,系統只需檢測兩線之間的電位差就可以了。但人們往往忽視了收發器有一定的共模電壓範圍,如RS-422共模電壓範圍為-7+7V,而RS-485收發器共模電壓範圍為-7+12V,只有滿足上述條件,整個網絡才能正常工作。當網絡線路中共模電壓超出此範圍時就會影響通信的穩定可靠,甚至損壞接口。以圖11為例,當發送驅動器A向接收器B發送數據時,發送驅動器A的輸出共模電壓為VOS,由於兩個系統具有各自獨立的接地系統,存在着地電位差VGPD。那麼,接收器輸入端的共模電壓VCM就會達到VCM=VOS+VGPDRS-422RS-485標準均規定VOS3V,但VGPD可能會有很大幅度(十幾伏甚至數十伏),並可能伴有強幹擾信號,致使接收器共模輸入VCM超出正常範圍,並在傳輸線路上產生干擾電流,輕則影響正常通信,重則損壞通信接口電路。


 

11

2.(EMI)問題:發送驅動器輸出信號中的共模部分需要一個返回通路,如沒有一個低阻的返回信道(信號地),就會以輻射的形式返回源端,整個總線就會像一個巨大的天線向外輻射電磁波。

 由於上述原因,RS-422RS-485儘管採用差分平衡傳輸方式,但對整個RS-422RS-485網絡,必須有一條低阻的信號地。一條低阻的信號地將兩個接口的工作地連接起來,使共模干擾電壓VGPD被短路。這條信號地可以是額外的一條線(非屏蔽雙絞線),或者是屏蔽雙絞線的屏蔽層。這是最通常的接地方法。

 值得注意的是,這種做法僅對高阻型共模干擾有效,由於干擾源內阻大,短接後不會形成很大的接地環路電流,對於通信不會有很大影響。當共模干擾源內阻較低時,會在接地在線形成較大的環路電流,影響正常通信。筆者認為,可以採取以下三種措施:

 (1 如果幹擾源內阻不是非常小,可以在接地在線加限流電阻以限制干擾電流。接地電阻的增加可能會使共模電壓升高,但只要控制在適當的範圍內就不會影響正常通信。

 (2 採用浮地技術,隔斷接地環路。這是較常用也是十分有效的一種方法,當共模干擾內阻很小時上述方法已不能奏效,此時可以考慮將引入干擾的節點(例如處於惡劣的工作環境的現場設備)浮置起來(也就是系統的電路地與機殼或大地隔離),這樣就隔斷了接地環路,不會形成很大的環路電流。

 (3 採用隔離接口。有些情況下,出於安全或其他方面的考慮,電路地必須與機殼或大地相連,不能懸浮,這時可以採用隔離接口來隔斷接地迴路,但是仍然應該有一條地線將隔離側的公共端與其他接口的工作地相連。參見圖12

 


 

12

七、RS-422RS-485的網絡失效保護

RS-422RS-485標準都規定了接收器門限為±200mV。這樣規定能夠提供比較高的噪聲抑制能力,如前文所述,當接收器A電平比B電平高+200mV以上時,輸出為正邏輯,反之,則輸出為負邏輯。但由於第三態的存在,即在主機在發端發完一個信息數據後,將總線置於第三態,即總線空閒時沒有任何信號驅動總線,使AB之間的電壓在-200+200mV直至趨於0V,這帶來了一個問題:接收器輸出狀態不確定。如果接收機的輸出為0V,網絡中從機將把其解釋為一個新的啟動位,並試圖讀取後續字節,由於永遠不會有停止位,產生一個幀錯誤結果,不再有設備請求總線,網絡陷於癱瘓狀態。除上述所述的總線空閒會造成兩線電壓差低於200mV的情況外,開路或短路時也會出現這種情況。故應採取一定的措施避免接收器處於不確定狀態。


 

13

通常是在總線上加偏置,當總線空閒或開路時,利用偏置電阻將總線偏置在一個確定的狀態(差分電壓≥-200mV)。如圖13。將A上拉到地,B下拉到5V,電阻的典型值是1kΩ,具體數值隨電纜的電容變化而變化。

 上述方法是比較經典的方法,但它仍然不能解決總線短路時的問題,有些廠家將接收門限移到-200mV/-50mV,可解決這個問題。例如Maxim公司的MAX3080系列RS-485接口,不僅省去了外部偏置電阻,而且解決了總線短路情況下的失效保護問題。

八、RS-422RS-485的瞬態保護

 前文提到的信號接地措施,只對低頻率的共模干擾有保護作用,對於頻率很高的瞬態干擾就無能為力了。由於傳輸線對高頻信號而言就是相當於電感,因此對於高頻瞬態干擾,接地線實際等同於開路。這樣的瞬態干擾雖然持續時間短暫,但可能會有成百上千伏的電壓。

 實際應用環境下還是存在高頻瞬態干擾的可能。一般在切換大功率感性負載如電機、變壓器、繼電器等或閃電過程中都會產生幅度很高的瞬態干擾,如果不加以適當防護就會損壞RS-422RS-485通信接口。對於這種瞬態干擾可以採用隔離或旁路的方法加以防護。

1.隔離保護方法。這種方案實際上將瞬態高壓轉移到隔離接口中的電隔離層上,由於隔離層的高絕緣電阻,不會產生損害性的浪湧電流,起到保護接口的作用。通常採用高頻變壓器、光耦等組件實現接口的電氣隔離,已有器件廠商將所有這些組件集成在一片IC中,使用起來非常簡便,如Maxim公司的MAX1480/MAX1490,隔離電壓可達2500V。這種方案的優點是可以承受高電壓、持續時間較長的瞬態干擾,實現起來也比較容易,缺點是成本較高。

2.旁路保護方法。這種方案利用瞬態抑制組件(如TVSMOV、氣體放電管等)將危害性的瞬態能量旁路到大地,優點是成本較低,缺點是保護能力有限,只能保護一定能量以內的瞬態干擾,持續時間不能很長,而且需要有一條良好的連接大地的通道,實現起來比較困難。實際應用中是將上述兩種方案結合起來靈活加以運用,如圖14。在這種方法中,隔離接口對大幅度瞬態干擾進行隔離,旁路組件則保護隔離接口不被過高的瞬態電壓擊穿。

 


14

 

 

 

 

 


https://hk.wxwenku.com/d/109824912